ordre_bg

Produkter

DS90UB914ATRHSRQ1 Original splinterny QFN DS90UB914ATRHSRQ1 med sælgeren GENVALIDER TILBUD

Kort beskrivelse:

DS90UB914A-Q1-enheden tilbyder et FPD-Link III-interface med en højhastighedsfremadkanal og en tovejskontrolkanal til datatransmission over et enkelt koaksialkabel eller differentielt par.DS90UB914A-Q1-enheden inkorporerer differentiel signalering på både højhastighedsfremad-kanal og tovejs kontrolkanal-datastier.Deserializeren er målrettet til forbindelser mellem billedkameraer og videoprocessorer i en ECU (Electronic Control Unit).Denne enhed er ideel til at køre videodata, der kræver op til 12-bit pixeldybde plus to synkroniseringssignaler sammen med tovejs kontrolkanalbus.


Produktdetaljer

Produkt Tags

Produktegenskaber

TYPE BESKRIVELSE VÆLG
Kategori Integrerede kredsløb (IC'er)

Interface

Serializers, Deserializers

 

 

 

Mfr Texas Instruments  
Serie Automotive, AEC-Q100  
Pakke Tape & Reel (TR)

Skær tape (CT)

Digi-Reel®

 

 

 

Produktstatus Aktiv  
Fungere Deserializer  
Datahastighed 1,4 Gbps  
Input type FPD-Link III, LVDS  
Udgangstype LVCMOS  
Antal indgange 1  
Antal udgange 12  
Spænding - Forsyning 1,71V ~ 3,6V  
Driftstemperatur -40°C ~ 105°C (TA)  
Monteringstype Overflademontering  
Pakke/etui 48-WFQFN Exposed Pad  
Leverandørenhedspakke 48-WQFN (7x7)  
Basisproduktnummer DS90UB914  
SPQ 1000 STK  

 

En Serializer/Deserializer (SerDes) er et par funktionelle blokke, der almindeligvis bruges i højhastighedskommunikation for at kompensere for begrænset input/output.Disse blokke konverterer data mellem serielle data og parallelle grænseflader i hver retning.Udtrykket "SerDes" refererer generelt til grænseflader, der bruges i forskellige teknologier og applikationer.Den primære anvendelse af en SerDes er at levere datatransmission over en enkelt linje eller endifferentialparfor at minimere antallet af I/O-ben og sammenkoblinger.

 

Den grundlæggende SerDes-funktion består af to funktionelle blokke: Parallel In Serial Out (PISO)-blokken (alias Parallel-to-Serial konverter) og Serial In Parallel Out (SIPO)-blokken (alias Serial-to-Parallel konverter).Der er 4 forskellige SerDes-arkitekturer: (1) Parallel ur SerDes, (2) Embedded clock SerDes, (3) 8b/10b SerDes, (4) Bit interleaved SerDes.

PISO-blokken (Parallel Input, Serial Output) har typisk en parallel clock-input, et sæt datainputlinjer og input-datalåse.Det kan bruge en intern eller eksternfaselåst sløjfe (PLL)at gange det indkommende parallelle ur op til den serielle frekvens.Den enkleste form for PISO har en enkeltskifteregisterder modtager de parallelle data én gang pr. parallelt ur og skifter det ud med den højere serielle clock-hastighed.Implementeringer kan også gøre brug af endobbelt-bufretregistrere for at undgåmetastabilitetved overførsel af data mellem urdomæner.

SIPO-blokken (Serial Input, Parallel Output) har typisk en modtage-clock-output, et sæt dataoutputlinjer og output-datalåse.Modtageuret kan være blevet gendannet fra dataene af serienurgendannelseteknik.SerDe'er, der ikke transmitterer et ur, bruger dog referenceur til at låse PLL'en til den korrekte Tx-frekvens og undgår lavharmoniske frekvensertil stede idatastrøm.SIPO-blokken deler derefter det indkommende ur ned til parallelhastigheden.Implementeringer har typisk to registre forbundet som en dobbelt buffer.Det ene register bruges til at clocke den serielle strøm, og det andet bruges til at holde dataene for den langsommere, parallelle side.

Nogle typer SerDes inkluderer kodnings-/dekodningsblokke.Formålet med denne kodning/afkodning er typisk at sætte i det mindste statistiske grænser for hastigheden af ​​signalovergange for at muliggøre lettereurgendannelsei modtageren, at giveindramningog at ydeDC balance.

Funktioner til DS90UB914A-Q1

  • Kvalificeret til bilapplikationer AEC-Q10025-MHz til 100-MHz Input Pixel Clock Support
    • Enhedens temperaturklasse 2: –40℃ til +105℃ omgivende driftstemperaturområde
    • Enhedens HBM ESD-klassificeringsniveau ±8kV
    • Device CDM ESD klassifikationsniveau C6
  • Programmerbar datanyttelast: Kontinuerlig lav latens tovejs kontrolgrænsefladekanal med I2C-understøttelse ved 400 kHz
    • 10-bit nyttelast op til 100 MHz
    • 12-bit nyttelast op til 75 MHz
  • 2:1 multiplexer til at vælge mellem to inputbilleder
  • Kan modtage over 15 m koaksial eller 20 m skærmede parsnoede kabler
  • Robust Power-Over-Coaxial (PoC) drift
  • Receive equalizer tilpasser sig automatisk til ændringer i kabeltab
  • LOCK output-rapporteringsstift og @SPEED BIST-diagnosefunktion for at validere linkintegritet
  • Enkelt strømforsyning ved 1,8-V
  • ISO 10605 og IEC 61000-4-2 ESD-kompatibel
  • EMI/EMC-dæmpning med programmerbart spredt spektrum (SSCG) og forskudte modtagerudgange

Beskrivelse af DS90UB914A-Q1

DS90UB914A-Q1-enheden tilbyder et FPD-Link III-interface med en højhastighedsfremadkanal og en tovejskontrolkanal til datatransmission over et enkelt koaksialkabel eller differentielt par.DS90UB914A-Q1-enheden inkorporerer differentiel signalering på både højhastighedsfremad-kanal og tovejs kontrolkanal-datastier.Deserializeren er målrettet til forbindelser mellem billedkameraer og videoprocessorer i en ECU (Electronic Control Unit).Denne enhed er ideel til at køre videodata, der kræver op til 12-bit pixeldybde plus to synkroniseringssignaler sammen med tovejs kontrolkanalbus.

Deserializeren har en multiplexer, der muliggør valg mellem to input-imagers, en aktiv ad gangen.Den primære videotransport konverterer 10-bit eller 12-bit data til en enkelt højhastigheds seriel stream, sammen med en separat tovejs kontrolkanaltransport med lav latens, der accepterer kontrolinformation fra en I2C-port og er uafhængig af videoblanking-periode.

Brug af TI's indlejrede clock-teknologi tillader gennemsigtig fuld-dupleks-kommunikation over et enkelt differentielt par, der bærer asymmetrisk-tovejs kontrolkanalinformation.Denne enkelt serielle stream forenkler overførsel af en bred databus over PCB-spor og kabel ved at eliminere skævhedsproblemerne mellem parallelle data og clock-stier.Dette sparer betydeligt systemomkostninger ved at indsnævre datastier, som igen reducerer PCB-lag, kabelbredde og stikstørrelse og ben.Derudover giver Deserializer-indgangene adaptiv udligning for at kompensere for tab fra mediet over længere afstande.Intern DC-balanceret kodning/dekodning bruges til at understøtte AC-koblede sammenkoblinger.


  • Tidligere:
  • Næste:

  • Skriv din besked her og send den til os