XC7Z100-2FFG900I – Integrerede kredsløb, indlejret, system på chip (SoC)

Grundlæggende SoC-arkitektur

En typisk system-on-chip-arkitektur består af følgende komponenter:
- Mindst én mikrocontroller (MCU) eller mikroprocessor (MPU) eller digital signalprocessor (DSP), men der kan være flere processorkerner.
- Hukommelsen kan være en eller flere af RAM, ROM, EEPROM og flash-hukommelse.
- Oscillator og faselåst sløjfekredsløb til at levere tidspulssignaler.
- Periferiudstyr bestående af tællere og timere, strømforsyningskredsløb.
- Interfaces til forskellige standarder for tilslutning, såsom USB, FireWire, Ethernet, universel asynkron transceiver og serielle perifere grænseflader osv.
- ADC/DAC til konvertering mellem digitale og analoge signaler.
- Spændingsreguleringskredsløb og spændingsregulatorer.
Begrænsninger af SoC'er

I øjeblikket er designet af SoC-kommunikationsarkitekturer relativt modent.De fleste chipvirksomheder bruger SoC-arkitekturer til deres chipfremstilling.Men efterhånden som kommercielle applikationer fortsætter med at forfølge instruktionssameksistens og forudsigelighed, vil antallet af kerner integreret i chippen fortsætte med at stige, og busbaserede SoC-arkitekturer vil blive stadig sværere at imødekomme de voksende krav til computere.De vigtigste manifestationer af dette er
1. dårlig skalerbarhed.soC systemdesign starter med en systemkravsanalyse, som identificerer modulerne i hardwaresystemet.For at systemet kan fungere korrekt, er placeringen af ​​hvert fysisk modul i SoC'en på chippen relativt fast.Når det fysiske design er afsluttet, skal der foretages ændringer, som reelt kan være en redesignproces.På den anden side er SoC'er baseret på busarkitektur begrænset i antallet af processorkerner, der kan udvides på dem på grund af busarkitekturens iboende voldgiftskommunikationsmekanisme, dvs. kun ét par processorkerner kan kommunikere på samme tid.
2. Med en busarkitektur baseret på en eksklusiv mekanisme kan hvert funktionsmodul i en SoC først kommunikere med andre moduler i systemet, når det har fået kontrol over bussen.Som helhed, når et modul erhverver bus-voldgiftsrettigheder til kommunikation, skal andre moduler i systemet vente, indtil bussen er fri.
3. Problem med synkronisering af enkelt ur.Busstrukturen kræver global synkronisering, men efterhånden som procesfunktionens størrelse bliver mindre og mindre, stiger driftsfrekvensen hurtigt og når 10 GHz senere, påvirkningen forårsaget af forbindelsesforsinkelsen vil være så alvorlig, at det er umuligt at designe et globalt urtræ. , og på grund af det enorme urnetværk vil dets strømforbrug optage det meste af chippens samlede strømforbrug.