Elektroniske komponenter IC Chips Integrerede kredsløb XC7A75T-2FGG484I IC FPGA 285 I/O 484FBGA
Produktegenskaber
| TYPE | BESKRIVELSE |
| Kategori | Integrerede kredsløb (IC'er)IndlejretFPGA'er (Field Programmable Gate Array) |
| Mfr | AMD Xilinx |
| Serie | Artix-7 |
| Pakke | Bakke |
| Standard pakke | 60 |
| Produktstatus | Aktiv |
| Antal LAB'er/CLB'er | 5900 |
| Antal logiske elementer/celler | 75520 |
| Samlet RAM Bits | 3870720 |
| Antal I/O | 285 |
| Spænding – Forsyning | 0,95V ~ 1,05V |
| Monteringstype | Overflademontering |
| Driftstemperatur | -40°C ~ 100°C (TJ) |
| Pakke/etui | 484-BBGA |
| Leverandørenhedspakke | 484-FBGA (23×23) |
| Basisproduktnummer | XC7A75 |
Adaptive enheder er det ideelle valg
Brug af Xilinx-enheder i næste generations sikkerhedsenheder løser ikke kun problemer med gennemstrømning og latens, men andre fordele inkluderer mulighed for nye teknologier såsom maskinlæringsmodeller, Secure Access Service Edge (SASE) og post-kvantekryptering.
Xilinx-enheder giver den ideelle platform til hardwareacceleration for disse teknologier, da ydeevnekrav ikke kan opfyldes med implementeringer, der kun er software.Xilinx udvikler og opgraderer løbende IP, værktøjer, software og referencedesign til eksisterende og næste generations netværkssikkerhedsløsninger.
Derudover tilbyder Xilinx-enheder brancheførende hukommelsesarkitekturer med flowklassificering soft search IP, hvilket gør dem til det bedste valg til netværkssikkerhed og firewall-applikationer.
Brug af FPGA'er som trafikprocessorer til netværkssikkerhed
Trafik til og fra sikkerhedsenheder (firewalls) er krypteret på flere niveauer, og L2-kryptering/dekryptering (MACSec) behandles ved linklagets (L2) netværksnoder (switches og routere).Behandling ud over L2 (MAC-laget) omfatter typisk dybere parsing, L3-tunneldekryptering (IPSec) og krypteret SSL-trafik med TCP/UDP-trafik.Pakkebehandling involverer parsing og klassificering af indgående pakker og behandling af store trafikmængder (1-20M) med høj gennemstrømning (25-400Gb/s).
På grund af det store antal computerressourcer (kerner), der kræves, kan NPU'er bruges til relativt højere hastighedspakkebehandling, men lav latens, højtydende skalerbar trafikbehandling er ikke mulig, fordi trafikken behandles ved hjælp af MIPS/RISC-kerner og planlægning af sådanne kerner baseret på deres tilgængelighed er vanskelig.Brugen af FPGA-baserede sikkerhedsapparater kan effektivt eliminere disse begrænsninger af CPU- og NPU-baserede arkitekturer.
Sikkerhedsbehandling på applikationsniveau i FPGA'er
FPGA'er er ideelle til inline sikkerhedsbehandling i næste generations firewalls, fordi de med succes opfylder behovet for højere ydeevne, fleksibilitet og drift med lav latens.Derudover kan FPGA'er også implementere sikkerhedsfunktioner på applikationsniveau, som yderligere kan spare computerressourcer og forbedre ydeevnen.
Almindelige eksempler på applikationssikkerhedsbehandling i FPGA'er omfatter
- TTCP aflastningsmotor
- Matching af regulære udtryk
- Asymmetrisk kryptering (PKI) behandling
- TLS-behandling
