(Elektroniske komponenter) 5V927PGGI8

Produktegenskaber

Dokumenter og medier

Miljø- og eksportklassifikationer

Yderligere ressourcer

Produktdetaljer
24-BIT DIGITAL SIGNALPROCESSOR

Motorola DSP56307, et medlem af DSP56300-familien af ​​programmerbare digitale signalprocessorer (DSP'er), understøtter trådløse infrastrukturapplikationer med generelle filtreringsoperationer.Den forbedrede filtercoprocessor (EFCOP) på chip behandler filteralgoritmer parallelt med kernedrift og øger dermed den samlede DSP-ydeevne og effektivitet.Ligesom de andre familiemedlemmer bruger DSP56307 en højtydende, enkelt-ur-cyklus-per-instruktion-motor (kodekompatibel med Motorolas populære DSP56000-kernefamilie), en tøndeskifter, 24-bit adressering, en instruktionscache og en controller for direkte hukommelsesadgang, som i figur 1. DSP56307 tilbyder ydeevne med 100 millioner instruktioner (MIPS) pr. sekund ved hjælp af et internt 100 MHz ur med 2,5 volt kerne og uafhængig 3,3 volt input/output strøm.

Oversigt
Ved at bruge den anden generation af ASMBL (Advanced Silicon Modular Block) søjlebaseret arkitektur, indeholder XC5VLX330T-3FFG1738I fem forskellige platforme (underfamilier), det største udvalg, som enhver FPGA-familie tilbyder.Hver platform indeholder et forskelligt forhold af funktioner for at imødekomme behovene for en lang række avancerede logiske designs.Ud over det mest avancerede, højtydende logiske stof indeholder XC5VLX330T-3FFG1738I FPGA'er mange blokke på hårdt IP-systemniveau, herunder kraftfulde 36-Kbit blok RAM/FIFO'er, anden generation 25 x 18 DSP-slices, Select IO-teknologi med indbygget- i digitalt styret impedans, Chip Sync kildesynkrone grænsefladeblokke, systemmonitorfunktionalitet,

FUNKTIONER
Højtydende DSP56300-kerne
● 100 millioner instruktioner pr. sekund (MIPS) med et 100 MHz ur ved 2,5 V kerne og 3,3 VI/O
● Objektkode kompatibel med DSP56000-kernen
● Meget parallelt instruktionssæt
● Dataaritmetisk logisk enhed (ALU)
- Fuldt pipelinet 24 x 24-bit parallel multiplikator-akkumulator
- 56-bit parallel tøndeskifter (hurtigt skift og normalisering; generering af bitstrøm og parsing)
- Betinget ALU instruktioner
- 24-bit eller 16-bit aritmetisk support under softwarekontrol
● Programkontrolenhed (PCU)
- Understøttelse af positionsuafhængig kode (PIC).
- Adresseringstilstande optimeret til DSP-applikationer (inklusive øjeblikkelige forskydninger)
- On-chip instruktion cache controller
- Hardwarestak, der kan udvides med hukommelse på chip
- Indlejrede hardware DO-løkker
- Hurtig auto-retur afbrydes
● Direkte hukommelsesadgang (DMA)
- Seks DMA-kanaler, der understøtter interne og eksterne adgange
- En-, to- og tredimensionelle overførsler (inklusive cirkulær buffering)
- End-of-block-overførsel afbrydes
- Udløsning fra afbrydelseslinjer og alle perifere enheder
● Phase-locked loop (PLL)
- Tillader ændring af lav effekt divide faktor (DF) uden tab af lås
- Udgangsur med skævhed eliminering
● Understøttelse af hardwarefejlfinding
- On-Chip Emulation (On CE) modul
- Joint test Action Group (JTAG) testadgangsport (TAP)
- Adressesporingstilstand afspejler interne program-RAM-adgange på den eksterne port