Produktegenskaber

Intel afslører 3D-chipdetaljer: i stand til at stable 100 milliarder transistorer, planlægger at blive lanceret i 2023

Den stablede 3D-chip er Intels nye retning for at udfordre Moores lov ved at stable de logiske komponenter i chippen for dramatisk at øge tætheden af ​​CPU'er, GPU'er og AI-processorer.Med chipprocesser, der er ved at gå i stå, kan dette være den eneste måde at fortsætte med at forbedre ydeevnen.

For nylig præsenterede Intel nye detaljer om sit 3D Foveros-chipdesign til de kommende Meteor Lake-, Arrow Lake- og Lunar Lake-chips på halvlederindustrikonferencen Hot Chips 34.

Nylige rygter har antydet, at Intels Meteor Lake vil blive forsinket på grund af behovet for at skifte Intels GPU-flise/chipsæt fra TSMC 3nm noden til 5nm noden.Selvom Intel stadig ikke har delt information om den specifikke node, den vil bruge til GPU'en, sagde en virksomhedsrepræsentant, at den planlagte node for GPU-komponenten ikke er ændret, og at processoren er på vej til en rettidig udgivelse i 2023.

Navnlig vil Intel denne gang kun producere en af ​​de fire komponenter (CPU-delen), der bruges til at bygge sine Meteor Lake-chips – TSMC vil producere de tre andre.Branchekilder påpeger, at GPU-flisen er TSMC N5 (5nm-proces).

Intel har delt de seneste billeder af Meteor Lake-processoren, som vil bruge Intels 4-processnode (7nm-proces) og først kommer på markedet som en mobil processor med seks store kerner og to små kerner.Meteor Lake- og Arrow Lake-chipsene dækker behovene på markedet for mobile og stationære pc'er, mens Lunar Lake vil blive brugt i tynde og lette notebooks, der dækker 15W og derunder markedet.

Fremskridt inden for emballage og sammenkoblinger ændrer hurtigt de moderne processorers ansigt.Begge er nu lige så vigtige som den underliggende procesknudeteknologi – og nok vigtigere på nogle måder.

Mange af Intels afsløringer i mandags fokuserede på dets 3D Foveros-pakketeknologi, som vil blive brugt som grundlag for dets Meteor Lake-, Arrow Lake- og Lunar Lake-processorer til forbrugermarkedet.Denne teknologi gør det muligt for Intel at stable små chips lodret på en samlet basischip med Foveros-forbindelser.Intel bruger også Foveros til sine Ponte Vecchio og Rialto Bridge GPU'er og Agilex FPGA'er, så det kan betragtes som den underliggende teknologi for flere af virksomhedens næste generations produkter.

Intel har tidligere bragt 3D Foveros på markedet på deres lavvolumen Lakefield-processorer, men 4-fliser Meteor Lake og næsten 50-fliser Ponte Vecchio er virksomhedens første chips, der bliver masseproduceret med teknologien.Efter Arrow Lake vil Intel gå over til den nye UCI-sammenkobling, som giver den mulighed for at komme ind i chipsættets økosystem ved hjælp af en standardiseret grænseflade.

Intel har afsløret, at det vil placere fire Meteor Lake-chipsæt (kaldet "fliser/fliser" på Intels sprogbrug) oven på den passive Foveros mellemlag/baseflise.Basisflisen i Meteor Lake er anderledes end den i Lakefield, som på en måde kan betragtes som en SoC.3D Foveros pakketeknologi understøtter også et aktivt mellemlag.Intel siger, at det bruger en lavpris og lav-effekt optimeret 22FFL-proces (det samme som Lakefield) til at fremstille Foveros interposer-laget.Intel tilbyder også en opdateret 'Intel 16′-variant af denne node til sine støberitjenester, men det er ikke klart, hvilken version af Meteor Lake-baseflisen Intel vil bruge.

Intel vil installere computermoduler, I/O-blokke, SoC-blokke og grafikblokke (GPU'er) ved hjælp af Intel 4-processer på dette mellemlag.Alle disse enheder er designet af Intel og bruger Intel-arkitektur, men TSMC vil OEM I/O-, SoC- og GPU-blokkene i dem.Det betyder, at Intel kun vil producere CPU- og Foveros-blokkene.

Branchekilder lækker, at I/O-matricen og SoC er lavet på TSMC's N6-proces, mens tGPU'en bruger TSMC N5.(Det er værd at bemærke, at Intel refererer til I/O-flisen som 'I/O Expander' eller IOE)

Fremtidige knudepunkter på Foveros-køreplanen inkluderer 25 og 18 mikron pitches.Intel siger, at det endda teoretisk er muligt at opnå 1-mikron bump-afstand i fremtiden ved hjælp af Hybrid Bonded Interconnects (HBI).