Merrillchip Ny & Original på lager Elektroniske komponenter integreret kredsløb IC DS90UB928QSQX/NOPB

1.

FPDLINK er en højhastigheds differentialtransmissionsbus designet af TI, hovedsagelig brugt til at overføre billeddata, såsom kamera- og displaydata.Standarden udvikler sig konstant, fra det originale par linjer, der transmitterer 720P@60fps billeder til den nuværende evne til at transmittere 1080P@60fps, med efterfølgende chips, der understøtter endnu højere billedopløsninger.Transmissionsafstanden er også meget lang og når omkring 20 m, hvilket gør den ideel til bilapplikationer.

FPDLINK har en fremadgående højhastighedskanal til transmission af højhastighedsbilleddata og en lille del af kontroldata.Der er også en relativt lav hastighed baglæns kanal til transmission af omvendt kontrolinformation.Fremadgående og bagudgående kommunikation danner en tovejs kontrolkanal, som fører til det smarte design af I2C i FPDLINK, som vil blive diskuteret i dette papir.

FPDLINK bruges med en serializer og en deserializer parret sammen, CPU'en kan tilsluttes enten serializeren eller deserializeren, afhængigt af applikationen.For eksempel, i en kameraapplikation forbinder kamerasensoren til serializeren og sender data til deserializeren, mens CPU'en modtager dataene sendt fra deserializeren.I en skærmapplikation sender CPU'en data til serializeren, og deserializeren modtager dataene fra serializeren og sender dem til LCD-skærmen til visning.

2.

CPU'ens i2c kan derefter forbindes til serializeren eller deserializerens i2c.FPDLINK-chippen modtager I2C-informationen sendt af CPU'en og transmitterer I2C-informationen til den anden ende via FPDLINK.Som vi ved, er SDA'en i i2c-protokollen synkroniseret via SCL.I generelle applikationer er data låst på den stigende kant af SCL, hvilket kræver, at masteren eller slaven er klar til data på den faldende kant af SCL.Men i FPDLINK, da FPDLINK-transmission er tidsindstillet, er der ikke noget problem, når masteren sender data, højst modtager slaven dataene nogle få ure senere, end masteren sender dem, men der er et problem, når slaven svarer til masteren f.eks., når slaven svarer masteren med en ACK, når ACK'en sendes til masteren, er det allerede senere end det tidspunkt, som slaven sendte, dvs. den har allerede gennemgået FPDLINK-forsinkelsen og kan have misset stigende kanten af ​​SCL.

Heldigvis tager i2c-protokollen højde for denne situation.i2c specificerer en egenskab kaldet i2c stretch, hvilket betyder, at i2c-slaven kan trække SCL'en ned, før den sender ACK'en, hvis den ikke er klar, så masteren vil fejle, når den forsøger at trække SCL'en op, så masteren bliver ved med at prøve at træk SCL'en op og vent på, Derfor vil vi, når vi analyserer i2c-bølgeformen på FPDLINK-slavesiden, opdage, at hver gang slaveadressedelen sendes, er der kun 8 bit, og ACK'en vil blive besvaret senere.

TI's FPDLINK-chip udnytter denne funktion fuldt ud, i stedet for blot at videresende den modtagne i2c-bølgeform (dvs. at beholde den samme baudrate som afsenderen), gentransmitterer den de modtagne data med den baudrate, der er indstillet på FPDLINK-chippen.Dette er derfor vigtigt at bemærke, når man analyserer i2c-bølgeformen på FPDLINK-slavesiden.CPU i2c-baudraten kan være 400K, men i2c-baudraten på FPDLINK-slavesiden er 100K eller 1M, afhængigt af SCL-høje og lave-indstillingerne i FPDLINK-chippen.