LCMXO2-256HC-4TG100C Original og ny med konkurrencedygtig pris på lager IC-leverandør
Produktegenskaber
| Pb-fri kode | Ja |
| Rohs kode | Ja |
| Del livscykluskode | Aktiv |
| Ihs Fabrikant | LATTICE SEMICONDUCTOR CORP |
| Delpakkekode | QFP |
| Pakkebeskrivelse | LFQFP, |
| Pin Count | 100 |
| Nå Compliance Code | kompatibel |
| ECCN-kode | EAR99 |
| HTS kode | 8542.39.00.01 |
| Samacsys producent | Gitter halvleder |
| Ekstra funktion | FUNGERER OGSÅ VED 3,3 V NOMINEL FORSYNING |
| JESD-30 kode | S-PQFP-G100 |
| JESD-609 kode | e3 |
| Længde | 14 mm |
| Fugtfølsomhedsniveau | 3 |
| Antal dedikerede indgange | |
| Antal I/O-linjer | |
| Antal indgange | 55 |
| Antal udgange | 55 |
| Antal terminaler | 100 |
| Driftstemperatur-maks | 85 °C |
| Driftstemperatur-Min | |
| Organisation | 0 DEDIKERE INDGANGE, 0 I/O |
| Output funktion | BLANDET |
| Pakkens kropsmateriale | PLAST/EPOXY |
| Pakkekode | LFQFP |
| Pakkeækvivalenskode | TQFP100,.63SQ |
| Pakkeform | FIRKANT |
| Pakkestil | FLATPACK, LAV PROFIL, FIN PITCH |
| Pakkemetode | BAKKE |
| Peak Reflow Temperatur (Cel) | 260 |
| Strømforsyninger | 2,5/3,3 V |
| Programmerbar logiktype | FLASH PLD |
| Formeringsforsinkelse | 7,36 ns |
| Kvalifikationsstatus | Ikke kvalificeret |
| Siddehøjde-Max | 1,6 mm |
| Forsyningsspænding-Max | 3.462 V |
| Forsyningsspænding-Min | 2.375 V |
| Forsyningsspænding-Nom | 2,5 V |
| Overflademontering | JA |
| Temperaturklasse | ANDET |
| Terminal Finish | Mat tin (Sn) |
| Terminalformular | MÅGEVINGE |
| Terminal Pitch | 0,5 mm |
| Terminal position | QUAD |
| Time@Peak Reflow Temperature-Max (s) | 30 |
| Bredde | 14 mm |
Produktintroduktion
Complex Programmable Logic Device (CPLD) er et applikationsspecifikt integreret kredsløb (ASIC) i LSI (Large Scale Integrated Circuit) Integrated Circuit).Det er velegnet til kontrolintensivt digitalt systemdesign, og dets forsinkelseskontrol er praktisk.CPLD er en af de hurtigst voksende enheder i integrerede kredsløb.
Komponenter af CPLD
CPLD er en kompleks programmerbar logikenhed med stor skala og kompleks struktur, som hører til rækken af storskalaintegrerede kredsløb.
CPLD har fem hoveddele: logisk arrayblok, makroenhed, udvidet produktterm, programmerbar kablet array og I/O-kontrolblok.
1. Logical Array Block (LAB)
En logisk array-blok består af et array af 16 makroceller, og flere LABS er forbundet med et programmerbart array (PIA) og en global bus
2. Makroenhed
Makroenheden i MAX7000-serien består af tre funktionsblokke: et logisk array, en produktvalgsmatrix og et programmerbart register.
3. Forlænget produktperiode
Et produktudtryk for hver makrocelle kan omvendt sendes tilbage til det logiske array.
4. Programmerbar kablet array PIA
Hvert LAB kan forbindes for at danne den nødvendige logik gennem det programmerbare kablede array.Denne globale bus er en programmerbar kanal, der kan forbinde enhver signalkilde i enheden til dens destination.
5. I/O kontrolblok
I/O-kontrolblokken gør det muligt at konfigurere hver I/O-pin individuelt til input/output og tovejsdrift.
Sammenligning af CPLD og FPGA
Selvom begge deleFPGAogCPLDer programmerbare ASIC-enheder og har mange fælles karakteristika, på grund af forskellene i strukturen af CPLD og FPGA har de deres egne karakteristika:
1.CPLD er mere egnet til at færdiggøre forskellige algoritmer og kombinatorisk logik, og FP GA er mere egnet til at færdiggøre sekventiel logik.Med andre ord er FPGA mere velegnet til flip-flop-rig struktur, mens CPLD er mere egnet til flip-flop-begrænset og produkt-term rig struktur.
2. Den kontinuerlige routingstruktur af CPLD bestemmer, at dens tidsforsinkelse er ensartet og forudsigelig, mens den segmenterede routingstruktur af FPGA bestemmer dens forsinkelses uforudsigelighed.
3.FPGA har mere fleksibilitet end CPLD i programmering.CPLD programmeres ved at ændre den logiske funktion med et fast internt forbindelseskredsløb, mens FPGA programmeres ved at ændre ledningsføringen af den interne forbindelse.FP GA kan programmeres under en logisk gate, mens CPLD er programmeret under en logisk blok.
4.Integrationen af FPGA er højere end CPLD, og den har mere kompleks ledningsstruktur og logisk implementering.
5.CPLD er mere praktisk at bruge end FPGA.CPLD-programmering ved hjælp af E2PROM- eller FASTFLASH-teknologi, ingen ekstern hukommelseschip, nem at bruge.Imidlertid skal programmeringsoplysningerne for FPGA gemmes i ekstern hukommelse, og brugsmetoden er kompliceret.
6. CPLDS er hurtigere end FPgas og har større tidsforudsigelighed.Dette skyldes, at FPGa'er er programmering på gateniveau, og distribuerede sammenkoblinger er vedtaget mellem CLBS, mens CPLDS er programmering på logisk blokniveau, og sammenkoblingerne mellem deres logiske blokke er samlet.
7．På programmeringsmåden er CPLD hovedsageligt baseret på E2PROM- eller FLASH-hukommelsesprogrammering, programmeringstider op til 10.000 gange, fordelen er, at systemets slukker programmeringsinformationen ikke går tabt.CPLD kan opdeles i to kategorier: programmering på programmøren og programmering på systemet.Det meste af FPGA'en er baseret på SRAM-programmering, programmeringsinformationen går tabt, når systemet slukkes, og programmeringsdataene skal skrives tilbage til SRAM'en uden for enheden, hver gang den tændes.Dens fordel er, at den kan programmeres til enhver tid, og den kan programmeres hurtigt i arbejdet, så der opnås dynamisk konfiguration på tavleniveau og systemniveau.
8. CPLD-fortrolighed er god, FPGA-fortrolighed er dårlig.
9. Generelt er strømforbruget for CPLD større end FPGA's, og jo højere integrationsgraden er, jo mere indlysende.
